当前位置:2019年全年资料免费公开i > 缺失率 >

2013年计算机考研统考题目关于cache命中的问题

  某32位计算机,CPU主频为800MHz,Cache命中时的CPI为4,Cache块大小为32字节;主存采用8体交叉存储方式,每个体的存储字长为32位、存储周期为40ns;存储器总线位,总线位计算机,CPU主频为800 MHz,Cache命中时的CPI为4,Cache块大小为32字节;主存采用8体交叉存储方式,每个体的存储字长为32位、存储周期为40 ns;存储器总线位,总线 MHz,支持突发传送总线事务。每次读突发传送总线事务的过程包括:送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节,传送地址或32位数据均需要一个总线时钟周期。请回答下列问题,要求给出理由或计算过程。(1)CPU和总线的时钟周期各为多少?总线的带宽(即最大数据传输率)为多少?(2)Cache缺失时,需要用几个读突发传送总线事务来完成一个主存块的读取?(3)存储器总线完成一次读突发传送总线事务所需的时间是多少?(4)若程序BP执行过程中,共执行了100条指令,平均每条指令需进行1.2次访存,Cache缺失率为5%,不考虑替换等开销,则BP的CPU执行时间是多少?

  执行时间=cache命中时的指令执行时间+cache未命中带来的额外开销

  我来答可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  2017-11-30展开全部为了减少流水线的资源冲突cache采用指令cache和数据cache分离的方式因此 执行指令时 不会产生指令缺失

  因此 答案是指令ca che命中时所耗费的时间 加上数据cache缺失时所耗费的时间

  突发事件是将主存中的数据调入cache 然后cpu访问cache 实际这里cpu访问了140次cache。你的想法是认为cpu直接可以直接访问主存引起的

  展开全部……审题不细心。题目明确说了,“执行了100条指令”,所以成功执行的指令是100条而不是100*95%。并且说了“不考虑替换等开销”,也就是说120次Access虽然只有5%的Miss,但其余开销都不用再考虑了。

  执行了100条又不是都命中了,我问的是命中,和成功有什么关系?如果都命中了哪有什么额外开销

http://bylaurene.com/queshilv/346.html
点击次数:??更新时间2019-06-25??【打印此页】??【关闭
  • Copyright © 2002-2017 DEDECMS. 织梦科技 版权所有  
  • 点击这里给我发消息
在线交流 
客服咨询
【我们的专业】
【效果的保证】
【百度百科】
【因为有我】
【所以精彩】